PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-094105

(43)Date of publication of application: 06.04.2001

(51)Int.CI.

H01L 29/78 H01L 21/205 H01L 21/28

(21)Application number: 2000-245753

(71)Applicant : SAMSUNG ELECTRONICS CO LTD

(22)Date of filing:

14.08.2000

(72)Inventor: RI GINGA

RI HEISAN KYO KOKEI

(30)Priority

Priority number: 1999 9933860

Priority date: 17.08.1999


Priority country: KR

(54) METHOD FOR MANUFACTURING GATE OF SEMICONDUCTOR DEVICE CURING DAMAGES OF GATE OXIDE FILM

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a method for manufacturing the gate structure of a semiconductor device, by which a damaged gate oxide film can be cured.

SOLUTION: A gate oxide film 200 is formed on a semiconductor substrate 100 and a silicon element containing conductive layer is formed on the oxide film 200. For the conductive layer, the laminated structure of a polycrystalline silicon layer 310 and a dichlorosilanebased tungsten silicide layer 350 is used. Then a gate is formed by patterning a conductive layer and silicon source layers 500 covering the sidewalls of the gate are formed by selective epitaxial growth of silicon. The silicon source layers 500 are grown to thicknesses of about ≤200 Å. Thereafter, the damaged gate oxide film 200 is cured by heat- treating the silicon source layers 500 in an oxidizing atmosphere.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-94105 (P2001-94105A)

(43)公開日 平成13年4月6日(2001.4.6)

(51) Int.Cl. ⁷		啟別記号	FΙ		テーマコード(参考)
H01L	29/78		H01L	21/205	
	21/205			21/28	301D
	21/28	301		29/78	301G

審査請求 未請求 請求項の数21 OL (全 8 頁)


(21)出顧番号	特顧2000-245753(P2000-245753)	(71)出顧人	390019839
			三星電子株式会社
(22)出願日	平成12年8月14日(2000.8.14)		大韓民国京畿道水原市八達区梅雞洞416
		(72)発明者	李 銀 河
(31)優先権主張番号	99P33860		大韓民国京畿道水原市八達区靈通洞 シン
(32)優先日	平成11年8月17日(1999.8.17)		ナムシル住公アパート515棟501号
(33)優先権主張国	韓国(KR)	(72)発明者	李 炳 讚
			大韓民国京畿道城南市盆唐区九美洞 ムジ
			ゲマウル大林アパート106棟1603号
		(72)発明者	姜 虎 奎
		•	大韓民国京畿道城南市盆唐区籔内洞 陽地
			マウルアパート212棟803号
		(74)代理人	100072349
			弁理士 八田 幹雄 (外4名)
		1	

(54) 【発明の名称】 ゲート酸化膜の損傷を回復させる半導体装置のゲート製造方法

(57)【要約】

【課題】 ゲート酸化膜の損傷を回復させる半導体装置 のゲート構造製造方法を提供する。

【解決手段】 半導体基板100上にゲート酸化膜200を形成する。ゲート酸化膜200上にシリコン元素を含有する導電層を形成する。導電層としては多結晶シリコン層310及びシクロロシラン系タングステンシリサイド層350の積層構造が用いられる。導電層をパターニングしてゲートを形成する。ゲートの側壁を覆うシリコンソース層500をシリコンの選択的エピタキシャル成長で形成する。シリコンソース層500は約200A以下の厚さに成長される。シリコンソース層500を酸化雰囲気で熱処理してゲート酸化膜200に発生した損傷を回復させる。



【特許請求の範囲】

【請求項1】 半導体基板上にゲート酸化膜を形成する 段階と、

前記ゲート酸化膜上にシリコン元素を含有する導電層を 形成する段階と、

前記導電層を食刻してゲートを形成する段階と、

前記ゲートの露出された側壁を覆うシリコンソース層を 形成する段階と、

前記シリコンソース層を酸化雰囲気で熱処理して前記ゲ ート酸化膜に発生した損傷を回復させる段階と、を含む 10 ととを特徴とする半導体装置のゲート製造方法。

【請求項2】 前記導電層を形成する段階は、

前記ゲート酸化膜上に多結晶シリコン層を形成する段階

前記多結晶シリコン層上に金属シリサイド層を形成する 段階と、を含むことを特徴とする請求項1に記載の半導 体装置のゲート製造方法。

【請求項3】 前記金属シリサイド層を形成する段階

ジクロロシラン及びタングステンふっ化物を含む反応ガ 20 スを用いてタングステンシリサイド層を前記多結晶シリ コン層上に蒸着することを特徴とする請求項2に記載の 半導体装置のゲート製造方法。

【請求項4】 前記シリコンソース層は、

前記ゲートの露出側壁にシリコンを選択的にエピタキシ ャル成長されることにより形成することを特徴とする請 求項1に記載の半導体装置のゲート製造方法。

【請求項5】 前記シリコンの選択的エビタキシャル成 長は、

約600℃乃至750℃の温度で六塩化二珪素ガスを含 30 成長は、 むシリコンソースガスを使用して約1.33322×1 0-1Pa乃至1.33322Paの圧力下で行われると とを特徴とする請求項4に記載の半導体装置のゲート製 造方法。

【請求項6】 前記シリコンの選択的エピタキシャル成 長は、

約750℃乃至950℃の温度でジクロロシラン、塩酸 ガス及び水素ガスを含むシリコンソースガスを使用して 約1.33322×10'Pa乃至1.06658×1 01Paの圧力下で行われることを特徴とする請求項4 に記載の半導体装置のゲート製造方法。

【請求項7】 前記シリコンソース層は、

約200点以下の厚さに形成されることを特徴とする請 求項1に記載の半導体装置のゲート製造方法。

【請求項8】 前記シリコンソース層は、

約20 A乃至100 Aの厚さに形成されることを特徴と する請求項7に記載の半導体装置のゲート製造方法。

【請求項9】 前記ゲートの形成段階は、

前記ゲート酸化膜が露出されるように異方性食刻すると とを特徴とする請求項1に記載の半導体装置のゲート製 50 前記ゲート酸化膜が露出されるように異方性食刻するこ

诰方法。

【請求項10】 前記ゲートの形成段階は、

前記ゲート酸化膜の下部の半導体基板が露出されるよう に異方性食刻することを特徴とする請求項1 に記載の半 導体装置のゲート製造方法。

【請求項11】 前記シリコンソース層は、

前記露出される半導体基板上で選択的エピタキシャル成 長されることを特徴とする請求項9に記載の半導体装置 のゲート製造方法。

【請求項12】 半導板基板上にゲート酸化膜を形成す る段階と、 前記ゲート酸化膜上に多結晶シリコン層及 びタングステンシリサイド層を順次に形成する段階と、 前記タングステンシリサイド層及び前記多結晶シリコン 層を順次に食刻してゲートを形成する段階と、

前記ゲートの側壁を覆うシリコンソース層を形成する段 階と

前記シリコンソース層を酸化雰囲気で熱処理して前記ゲ ート酸化膜に発生された損傷を回復させる段階とを含む ことを特徴とする半導体装置のゲート製造方法。

【請求項13】 前記タングステンシリサイド層を形成 する段階は、

ジクロロシラン及びタングステンふっ化物を含む反応ガ スを用いることを特徴とする請求項12に記載の半導体 装置のゲート製造方法。

【請求項14】 前記シリコンソース層は、

前記ゲートの露出側壁でシリコンが選択的にエピタキシ ャル成長されることを特徴とする請求項1に記載の半導 体装置のゲート製造方法。

【請求項15】 前記シリコンの選択的エピタキシャル

約600℃乃至750℃の温度で六塩化二珪素ガスを含 むシリコンソースガスを使用して約1.33322×1 0-1Pa乃至1. 33322Paの圧力下で行われるこ とを特徴とする請求項14に記載の半導体装置のゲート 製造方法。

【請求項16】 前記シリコンの選択的エピタキシャル 成長は、

約750℃乃至950℃の温度でジクロロシラン、塩酸 ガス及び水素ガスを含むシリコンソースガスを使用して

約1. 33322×10 Pa乃至1. 06658×1 0°Paの圧力下で行われることを特徴とする請求項1 4 に記載の半導体装置のゲート製造方法。

【請求項17】 前記シリコンソース層は、

約200点以下の厚さに形成されることを特徴とする請 求項12に記載の半導体装置のゲート製造方法。

【請求項18】 前記シリコンソース層は、

約20A乃至100Aの厚さに形成されることを特徴と する請求項17に記載の半導体装置のゲート製造方法。

【請求項19】 前記ゲートの形成段階は、

とを特徴とする請求項12に記載の半導体装置のゲート 製造方法。

【請求項20】 前記ゲートの形成段階は、

前記ゲート酸化膜の下部の半導体基板が露出されるよう に異方性食刻することを特徴とする請求項12に記載の 半導体装置のゲート製造方法。

【請求項21】 前記シリコンソース層は、

前記露出される半導体基板上で選択的エピタキシャル成 長されることを特徴とする請求項20に記載の半導体装 置のゲート製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置の製造方 法に係り、特にゲート酸化膜(gate oxidel ayer)に発生された損傷を回復させるゲート製造方 法に関する。

[0002]

【従来の技術】半導体装置に高速の動作速度が要求され ることにつれ、ゲート、ドレインまたはソースに接触す る電極として、さらに高伝導度を有する物質が用いられ 20 特に、バターニングされた多結晶シリコン層31の側壁 ている。

【0003】例えば、米国特許5,814,537号 (Method of forming transi stor electrodes from dire ctionally deposited silic Jer-shen, Maa, etc., ide. 1998/9/29.) または米国特許5,194,4 03号(Method for the making of the electrode metaliz ation, of a transistor, Syl vain, Delage, etc., 1993/4/ 16)では、シリサイドまたは金属などの材質をゲート または電極として用いている。また、髙速の動作速度の ために、米国特許5, 804, 499号(Preven tion of abnormal WSix oxid ation by in-situ amorphou s silicon deposition, Chri stine, Dehm, etc., 1998/9/ 8.) ではタングステンシリサイド(WSi_x)をゲー トとして用いている。また、タングステンシリサイドの 40 酸化を防止するために非晶質シリコン(amorpho us silicon)層を形成してタングステンシリ サイド層を保護することが記載されている。

【0004】一方、ゲートを形成するためには半導体基 板上にゲート酸化膜及び導電層を積層した後、求められ るスケール(scale)にて導電層をパターニングす る工程が必須である。このようなパターニング工程にお いて下部のゲート酸化膜は損傷(damage)される ことがある。特に、ゲート酸化膜のエッジ部、即ち、パ ターニングされた前記導電層の側壁に隣接する部位にと 50 のような損傷が集中する。このような損傷はトランジス タの特性の劣化を引き起とすので、熱処理などを通して 回復(curing)させる工程を伴う。

【0005】しかし、前述したような熱処理はゲート膜 質内に不良を引き起こす要因として作用する恐れがあ る。例えば、次の図1に示されたようにゲートを構成す る多結晶シリコン層31及びタングステンシリサイド層 35の膜質内にキャビティ (cavity or vo id) 37のような不良が発生しうる。

【0006】具体的には、半導体基板10上にゲート酸 化膜20を介在して順次に形成される多結晶シリコン層 31及びタングステンシリサイド層35は乾式食刻方法 等でパターニングされる。この際、下部のゲート酸化膜 20も前記乾式食刻方法で侵食されて損傷される。この ようなゲート酸化膜20の損傷を回復させるために酸化 雰囲気の熱処理を行えば、バターニングされた多結晶シ リコン層31及びタングステンシリサイド層35の側壁 の表面が酸化されてシリコン酸化層20′が形成され る。これにより、損傷されたゲート酸化膜20の損傷、

と接するエッジ部位の損傷が回復される。

【0007】とのような熱処理工程におけるシリコンの 供給はタングステンシリサイド層35の場合、膜質内に 過度に含まれていたシリコン元素の消耗によってなされ る。しかし、とのような過度なシリコン元素はその量に 限界があるため、熱処理の初期段階でのみシリコン供給 源として作用する。そして、熱処理が進行されることに よって下部の多結晶シリコン層31内のシリコン元素が 前記酸化に求められるシリコン元素を供給するととにな る。即ち、多結晶シリコン層31内に含まれていたシリ コン元素が拡散などによりタングステンシリサイド層3 5またはその表面に移動して酸化工程に消耗される。

【0008】とのようなシリコン元素の移動は多結晶シ リコン層31内にキャビティ37などを誘発する。そし て、このようなキャビティ37の発生はトランジスタの 動作特性を劣化させることになる。

【0009】特に、タングステンシリサイド層35のふ っ素(F)含量を抑制するために、タングステンシリサ イド層35の蒸着時のソースガスとしてジクロロシラン (SiH₂Cl₂;以下「DCS」と称する)などを用い るととによって前記キャビティ37の発生は激しくな る。これはジクロロシランなどを用いてタングステンシ リサイド層35を形成する場合、タングステンシリサイ ド層35内に微量の塩素が残留することになる。このよ うな塩素はシリコンをさらに拡散させる特性があって、 前記酸化熱処理時に多結晶シリコン層31からのシリコ ン元素の移動度を高め、よって、キャビティ37の発生 が激しくなる恐れがある。

[0010]

【発明が解決しようとする課題】本発明が解決しようと

する技術的課題は、ゲート膜質内におけるキャビティの ような不良の発生を防止してゲート酸化膜の損傷を回復 させることのできる半導体装置のゲート製造方法を提供 することである。

[0011]

【課題を解決するための手段】前記技術的課題を達成す るために本発明は、半導体基板上にゲート酸化膜を形成 する。前記ゲート酸化膜上にシリコン元素を含有する導 電層を形成する。このような導電層としては多結晶シリ コン層及びタングステンシリサイド層の積層構造を利用 10 できる。この際、前記タングステンシリサイド層はジク ロロシラン及びタングステンふっ化物を含む反応ガスを 以って形成される。

【0012】次いで、前記導電層上に前記導電層の一部 を選択的に露出する食刻マスクを形成し、露出される前 記導電層を食刻してゲートを形成する。前記ゲートの側 壁を覆うシリコンソース層をシリコンの選択的エピタキ シャル成長で形成する。シリコンソース層は約200A 以下の厚さに成長される。前記シリコンソース層を酸化 雰囲気で熱処理して前記ゲート酸化膜に発生された損傷 20 を回復させる。

[0013]

【発明の実施の形態】以下、添付した図面に基づき本発 明の実施の形態を詳しく説明する。しかし、本発明の実 施の形態は多様な形態に変形でき、本発明の範囲が後述 する実施の形態によって限定されると解釈されてはいけ ない。本発明の実施の形態は当業者に本発明をさらに完 全に説明するために提供されるものである。従って、図 面における要素の形状はさらに明確な説明を強調するた めに誇張されたものであり、図面において同じ符号で表 30 された要素は同じ要素を意味する。また、何れの層が他 の層または半導体基板の「上」にあると記載される場 合、前記何れの層は前記他の層または半導体基板に直接 接触して存在したり、その間に第3の層が介在されう

【0014】図2乃至図4は本発明の第1実施の形態に 係る半導体装置のゲート製造方法を説明するために概略 的に示した断面図である。

【0015】図2は半導体基板上にゲートを形成する段 階を概略的に示す。

【0016】具体的には、例えばシリコン単結晶より等 からなる半導体基板100上にゲート酸化膜200を形 成する。ゲート酸化膜200は露出された半導体基板1 00の表面を酸化させることによって得られる。ゲート 酸化膜200上にゲートとして用いられる導電層31 0、350をシリコン元素を含有する物質で形成する。 [0017]導電層310、350は、例えば、ゲート 酸化膜200上に不純物のドーピングされた多結晶シリ コン層310を形成した後、金属シリサイド層を順次に 形成する。金属シリサイド層はタングステンシリサイド 50 的なエピタキシャル成長(selective epi

よりなることが望ましい。タングステンシリサイド層3 50は様々な既知の方法で形成できるが、DCSなどを シリコンソースとして用いる蒸着方法で形成されること が望ましい。

6

[0018] 例えば、DCSをシリコンソースとして用 いて六ふっ化タングステン(WF。)のようなタングス テンふっ化物をタングステンソースとして用いる化学気 相志着(CVD:Chemical Vapour D eposition) で形成されるDCS系のタングス テンシリサイド層350を用いることが望ましい。 【0019】 このようなDCS系のタングステンシリサ

イド層350はふっ素の残留含量を最小化できて腐食特 性に優れた長所を有する。また、シランを用いて形成さ れる一般のタングステンシリサイド層に比べて改善され たステップカバレージ (step coverag e)、低い事後熱処理ストレス (post-annea led stress)及び高い接着性を有する。

[0020]その後、タングステンシリサイド層350 上に食刻マスク400を形成する。食刻マスク400は フォトリソグラフィー工程を通して形成され、以後の層 間絶縁層を形成する工程に用いられるために絶縁物質よ りなることが望ましい。例えば、シリコン酸化層(Si Ozlayer) またはシリコン窒化層(SiN la yer) よりなることができる。または、シリコン酸化 層/シリコン窒化層の多層構造よりなることもできる。 【0021】食刻マスク400は、フォトリソグラフィ -工程により下部のタングステンシリサイド層350の 表面を選択的に露出する。食刻マスク400によって露 出されるタングステンシリサイド層350を乾式食刻方 法などを用いて食刻する。このような食刻は下部のゲー ト酸化膜200が露出されるまで進行され、パターニン グされたタングステンシリサイド層350及び多結晶シ リコン層310よりなるゲート310、350を形成す

【0022】 このようなゲート310、350をパター ニングするための食刻工程は、下部のゲート酸化膜20 0を侵害して損傷を発生させることが避けられない。即 ち、前記食刻工程においては、一定量の過度食刻(ov er etch)を通してゲート酸化膜2000一部が 40 食刻されることによってゲート酸化膜200に損傷が起

【0023】図3はゲート310、350の側壁を覆う シリコンソース層500を形成する段階を概略的に示 す。

[0024] 具体的には、ゲート310、350をなす バターニングされた多結晶シリコン層310及びタング ステンシリサイド層350の露出側壁を覆うシリコンソ ース層500を形成する。との際、露出側壁に選択的に 前記シリコンソース層500が形成されるように、選択

taxial growth)を行う。ゲート酸化膜2 00をなすシリコン酸化物と、食刻マスク400として 用いられるシリコン酸化物またはシリコン窒化物に対し て選択比を有する条件でシリコン層を選択的にエピタキ シャル成長させる。

[0025]例えば、UHV CVD(Ultra H igh Vacuume Chemical Vapo r Deposition) 法を用いてシリコンソース 層500を選択的にエピタキシャル成長させうる。この 際、シリコンソースガスとしては六塩化二珪素ガス(S i,Cl,)が用いられる。また、成長の選択性(sel ectivity)を向上させるために、塩素ガス(C 1,)を添加しうる。このようなUHV CVDを用い たシリコンソース層500の成長は約1.33322× 10⁻²Pa (10⁻⁴Torr) 乃至1. 33322Pa (10⁻² Torr)程度の圧力で行われる。このような 条件で、約600°C乃至750°Cの低温でシリコンソー ス層500を選択的にエピタキシャル成長させうる。 [0026] **tt, 1. 33322×10'Pa(1 OTorr) 乃至1. 06658×10'Pa (80T orr)程度の圧力で進行されるLPCVD(Low Pressure Chemical Vapor D eposition) 法でシリコンソース層500を選 択的にエピタキシャル成長させうる。この際、約750 ℃乃至950℃程度の温度条件でDCSと、塩酸ガス (HC1)及び水素ガス(H2)を含むシリコンソース

ンソース層500をエピタキシャル成長させる。 【0027】このようなエピタキシャル成長条件は、シ リコン酸化物層またはシリコン窒化物層に対して実質的 なシリコンの成長を起こさず、シリコン層、多結晶質シ リコン層、またはシリサイド層に対してはシリコンを実 質的に成長させる。

ガスを用いてシリコンソース層500をエピタキシャル 成長させうる。望ましくは、約850℃の低温でシリコ

【0028】従って、露出される多結晶シリコン層31 0の側壁及びタングステンシリサイド層350の側壁の 表面でのみ選択的にシリコン層が成長してシリコンソー ス層500を形成する。ゲート酸化膜200または食刻 マスク400はシリコン酸化物よりなるので、前記選択 的エピタキシャル成長を可能にする選択マスクの役割を

【0029】とのように選択的に成長されるシリコンソ ース層500は、約200A以下の厚さに成長される。 シリコンソース層500はゲート酸化膜200の回復の ための酸素雰囲気の熱処理段階でシリコン元素を提供す るための手段として使われる。従って、その厚さはゲー ト酸化膜200の損傷を回復できるだけの酸化に必要な シリコン元素を十分に供給できる程の厚さなら十分であ る。従って、シリコンソース層500は半導体装置の種 類または採用されるゲート酸化膜200の厚さによって 50 膜200を過度食刻する段階を概略的に示す。

他の厚さに形成しうる。望ましくは、約20Å乃至10 0 A程度の厚さに形成される。

[0030] 図4はゲート酸化膜200に発生された損 傷の回復段階を概略的に示す。

[0031] 具体的には、乾燥された酸素ガスなどを用 いる酸化雰囲気条件でアニーリング(annealin g) のような熱処理を行う。このような熱処理によって 損傷されたゲート酸化膜200は再成長され、これによ り損傷が回復される。また、ゲート310、350の側 壁を覆うシリコンソース層(図3の500)も酸化され てシリコン酸化層200′ に転換される。

【0032】とのような酸化雰囲気の熱処理工程で多結 晶シリコン層310及びタングステンシリサイド層35 0の側壁表面が露出されている場合、すでに説明したよ うに、このような側壁表面で酸化が発生する。この酸化 に消耗されるシリコン元素は、図1の説明のように、シ リコン元素の拡散移動が起とり、多結晶シリコン層(図 1の31)内にキャビティ(図1の37)を誘発する。 【0033】しかし、本発明の第1実施の形態では酸化

20 がシリコンソース層500に限定される。即ち、酸化に 要されるシリコン元素はシリコンソース層500によっ て提供される。従って、多結晶シリコン層310または タングステンシリサイド層350の内部におけるシリコ ン元素の移動が抑制される。従って、このような熱処理 工程によって多結晶シリコン層(図1の31)内にキャ ビティ(図1の37)が発生するのを防止することがで

【0034】前述したようにゲート310、350をな すタングステンシリサイド層350の下部膜質の多結晶 シリコン層310の内部にキャビティのような不良が発 生するのを防止し、ゲート酸化膜200に発生された損 傷を回復させうる。特に、ゲート310、350のタン グステンシリサイド層350を一般のタングステンシリ サイドより優秀な特性を有するDCS系タングステンシ リサイドで構成する時、キャビティの発生を防止しう る。

【0035】とのようにゲート酸化膜200を回復させ た後、一般の半導体装置の製造工程、例えば、スペーサ (図示せず) などを形成する工程を順次に行える。

【0036】図5乃至図7は、本発明の第2実施の形態 に係る半導体装置のゲートの製造方法を説明するために 概略的に示した断面図である。

【0037】第2実施の形態では第1実施の形態とは違 ってゲート310、350を形成するためのパターニン グ工程で、ゲート酸化膜200の下部の半導体基板10 0の表面が露出されるように過度食刻を進行する。第2 実施の形態において第1実施の形態と同一な符号は同一 な部材を意味する。

【0038】図5は、半導体基板100上にゲート酸化

[0039]具体的には、第1実施の形態の図2の説明 のようにゲート酸化膜200上に多結晶シリコン層31 0及びタングステンシリサイド層350を形成する。タ ングステンシリサイド層350はDCS系タングステン シリサイドよりなることが望ましい。

9

【0040】以降、図2の説明のように食刻マスク40 0によって露出されるタングステンシリサイド層350 を食刻する。このような食刻を行い、続けて下部の多結 晶シリコン層310も順次に食刻する。

【0041】このような選択的な食刻によってゲート3 10 10、350が形成される。食刻し続けて、即ち、過度 食刻を行って選択的に露出されるゲート酸化膜200を 食刻して下部の半導体基板100の表面を露出する。と の際、半導体基板100の表面は一定の厚さにリセスさ れる。これにより、食刻マスク400により遮蔽される 部分以外の部分でゲート酸化膜200が除去される。

【0042】図6は露出されるゲート310、350の 側壁及び半導体基板100を選択的に覆うシリコンソー ス層501を形成する段階を概略的に示す。

【0043】具体的には、ゲート310、350をなす 20 パターニングされた多結晶シリコン層310及びタング ステンシリサイド層350の露出される側壁とリセスさ れて露出された半導体基板100のみを選択的に覆うシ リコンソース層501を形成する。との際、シリコンソ ース層501は図3の説明のようにシリコンの選択的エ ビタキシャル成長を用いて形成する。

【0044】とれにより、前述したように露出される半 導体基板100、露出される多結晶シリコン層310及 びタングステンシリサイド層350の側壁表面にのみシ リコンソース層501を選択的に成長させうる。シリコ 30 ンソース層501は選択的エピタキシャル成長の特性に 応じてゲート酸化膜200の側壁部位は露出するととに なる。

[0045] とのように選択的に成長されるシリコンソ ース層501は後続の酸化雰囲気の熱処理条件によって 変わるが、約200点以下の厚さに成長される。

【0046】との際、シリコンソース層501の半導体 基板100を覆う一部は以後にゲート酸化膜200の役 割をするので、ゲート酸化膜200に要される厚さ程度 に形成される。望ましくは、約20A乃至100A程度 40 の厚さに形成される。

【0047】図7はゲート酸化膜200に発生された損 傷を回復させる段階を概略的に示す。

【0048】具体的には、図4の説明のようにシリコン ソース層501を酸化させる熱処理を行う。このような 熱処理によって損傷されたゲート酸化膜200は再成長 される。また、シリコンソース層(図6の501)は酸 化されてシリコン酸化層200′に転換される。従っ て、半導体基板100を覆うシリコン酸化層200′部 分はゲート酸化膜200に延びた形状を有する。従っ

て、前記熱処理はシリコン酸化層200′を全て酸化さ せる条件で行われることが望ましい。

【0049】前述したようにこのようなシリコン酸化層 200′の形成に要されるシリコン元素はシリコンソー ス層501から自体供給されるので、ゲート310、3 50をなすタングステンシリサイド層350の下部膜質 の多結晶シリコン層310からのシリコン元素の移動が 抑制される。従って、多結晶シリコン層310の内部に キャビティのような不良を防止し、ゲート酸化膜200 に発生された損傷を回復させうる。特に、ゲート31 0、350のタングステンシリサイド層350を一般の

タングステンシリサイドより優秀な特性を有するDCS 系タングステンシリサイドで構成する時、キャビティな どの発生を防止することができる。

【0050】とのように、ゲート酸化膜200を回復さ せた後、一般の半導体装置の製造工程、例えば、スペー サ(図示せず)を形成する工程を順次に行える。

【0051】以上、本発明の具体的な実施の形態を説明 したが、本発明はこれに限定されず、本発明の技術的思 想内で当業者によりその変形や改良が可能なのが明白で ある。

[0052]

【発明の効果】本発明によれば、ゲート酸化膜を回復さ せる酸化雰囲気を伴う熱処理によって、タングステンシ リサイド層の下部の多結晶シリコン層内にキャビティな どの不良の発生を防止することができる。

【図面の簡単な説明】

【図1】 従来の半導体装置のゲート製造方法を説明す るために概略的に示した断面図である。

【図2】 本発明の第1実施の形態に係る半導体装置の ゲート製造方法を説明するために概略的に示した断面図 である。

【図3】 本発明の第1実施の形態に係る半導体装置の ゲート製造方法を説明するために概略的に示した断面図 である。

【図4】 本発明の第1実施の形態に係る半導体装置の ゲート製造方法を説明するために概略的に示した断面図 である。

【図5】 本発明の第2実施の形態に係る半導体装置の ゲート製造方法を説明するために概略的に示した断面図 である。


【図6】 本発明の第2実施の形態に係る半導体装置の ゲート製造方法を説明するために概略的に示した断面図

【図7】 本発明の第2実施の形態に係る半導体装置の ゲート製造方法を説明するために概略的に示した断面図 である。

【符号の説明】

半導体基板 100

50 200 ゲート酸化膜




11


タングステンシリサイド層


多結晶シリコン層


3 1 0


. 350











【図7】

